Participez aux journées scientifiques du GDR !
Surveillez bien les annonces sur le site web
ou dans la newsletter
Suivez les activités du GDR sur Twitter et LinkedIn
Proposer une journée thématique
Déposer un document et participer au GDR
Proposer un compte rendu
Déposer un document et participer au GDR
Proposer une offre d’emploi
Déposer un document et participer au GDR
Ajouter une conférence
Déposer un document et participer au GDR
Ajouter une soutenance de thèse / HDR
Déposer un document et participer au GDR
Ajouter un événement
Déposer un document et participer au GDR
programme journée thématique In-Memory-Computing: from Device to Programming Model
Programme et description de la journée thématique du 15/02 In-Memory-Computing :from Device to Programming Model Fichier PDFTélécharger le PDF
Enjeux environnementaux: de la fabrication des circuits à leurs usages et recyclage
Nous avons initié dans le cadre du GDR SOC2 une série d’animations programmées en 2020 et 2021 afin de sensibiliser et susciter des échanges au sein des communautés du GDR SOC2 sur les enjeux environnementaux: de la fabrication des circuits à leurs usages et...
Journée thématique : « Sécurité et Sûreté des Systèmes Embarqués »
L'IRT Saint Exupéry et le GDR SOC2, rejoints cette année par l'IRT Nanoelec et le GDR Sécurité Informatique, poursuivent leur coopération avec l'organisation de leur 4ème journée thématique réunissant industriels et académiques autour du thème des systèmes embarqués...
Mardi 7 Juillet 2020 : Journée Thématique Pratiques Pédagogiques face à la crise du Covid19
Journée Mardi 7 juillet 2020 en visio-conférence La Covid-19 nous a obligé à revoir nos pratiques pédagogiques et à mettre en place des enseignement soit à distance, soit hybrides en partie présentiels et en partie distanciels, de la licence au doctorat. Cette...
GDR SoC2 Workshop on “Functional Safety of SoCs and AI Hardware”
GDR SoC2 Workshop on “Functional Safety of SoCs and AI Hardware” Sorbonne Université, Campus Jussieu, LIP6, 4 place Jussieu, 75005 Paris, room 25-26/105 28/04/2020 GDR SoC2 Workshop on “Functional Safety of SoCs and AI Hardware” Organizers: Haralampos-G....
Dates à retenir
[Call for Papers] 1st Workshop on Wireless Intelligent Secure Trustable Things: bringing IoT and AI together
H2020 ECSEL project InSecTT is proud to inform you about the Call for Papers for the 1st Workshop on Wireless Intelligent Secure Trustable Things. This workshop organized by InSecTT is hosted by the IEEE 7th World Forum on Internet of Things taking place 20-24 June...
Appel à contribution : Session Spéciale « Hardware accelerators for Deep Neural Networks » in Electronics Journal
Appel à contribution : Session spéciale "Hardware accelerators for Deep Neural Networks" dans la revue Electronics. Pour plus d'information : https://www.mdpi.com/journal/electronics/special_issues/hardware_accelerators_DNN Date limite de contribution : 15 Juillet...
Xilinx Adaptive Compute PhD school: 11-15 Jan 2021
Bonjour à tous, voici une formation faites par ETH Zurich et Xilinx sur le theme de l'"Adaptive Computing". Vous trouverez plus d'info dans le document d'invitation. Pour plus d'info n'hésitez pas à contacter Cathal McCabe cmccabe@xilinx.com Cordialement, Andrea PINNA...
Soutenance HDR – Nicolas GAC
Nicolas GAC Présentera publiquement ses travaux pour l'obtention de l'Habilitation à Diriger des Recherches Intitulée «Adéquation algorithme architecture pour l'accélération de méthodes d'inversion de données en grande dimension » préparée au Laboratoire des Signaux...
Responsibility for intelligent machines: a cognitive approach
Bonjour à tous, C'est avec plaisir que nous vous convions à assister au premier Colloquium d'informatique de Sorbonne Université entièrement virtuel, intitulé : Responsibility for intelligent machines: a cognitive approach et présenté par Patrick Haggard, professeur à...
Actualités
Thèse CEA/L2S : Programmation multi-architectures pour la reconstruction à haute performance en tomographie passive
Fichier PDFTélécharger le PDF
Offre Thèse Cifre SPIE Lab-STICC Jumeau numérique pour Maint4.0
Nous recherchons un(e) candidat(e) pour une thèse CIFRE avec SPIE Industrie à Nantes et le Lab-STICC Lorient sur le thème "Jumeau numérique collaboratif pour la Maintenance 4.0" Les personnes intéressées peuvent contacter Millan Jamois millan.jamois@spie.com avant le...
PostDoc L2S (ANR Dark-Era) « Radioastronomy imager accelerated on FPGA through High Level Synthesis »
Laboratoire des Signaux et Systèmes (L2S), Inverse Problem Group (GPI) CentraleSupélec, 3 rue Joliot Curie, 91912 Gif sur Yvette, France contact: nicolas.gac@l2s.centralesupelec.fr https://l2s.centralesupelec.fr/u/gac-nicolas/ Keywords: parallel computing, FPGA, HLS,...
Ingénieur d’étude Informatique (H/F) développement d’une micro-architecture parallèle
Ingénieur d'étude Informatique (H/F) développement d'une micro-architecture parallèle URL Courte : https://bit.ly/3lrY3vG Informations générales Intitulé de l'offre : Ingénieur d'étude Informatique (H/F) développement d'une micro-architecture parallèle Lieu de travail...
CDD – Conception du contrôle/commande en instrumentation à SUBATECH
Titre - Fonction : Ingénieur en conception du contrôle/commande, de l'acquisition de données et des bancs de test en Instrumentation pour la physique des particules et la physique nucléaire. Mission : L'ingénieur(e) devra conduire la conception d'un système de...
Poste d’enseignant/chercheur cybersécurité à ESIEE Paris
ESIEE Paris, établissement composante de l'Université Gustave Eiffel, recrute un enseignant chercheur en cybersécurité (recrutement en CDD contractuel pour la première année pour une période probatoire puis évolution en CDI de droit public type Maître de Conférences...
Offre de thèse dans la Sécurité matérielle et l’IA
Offre de thèse dans la sécurité matérielle et l'IA : "Study of side-channel vulnerabilities in deep learning FPGA implementations of computer vision". Laboratoire IETR, année 2021. Fichier PDF Télécharger le PDF
Groupement de Recherche
SOC2 est une opération du CNRS dont la mission est l’animation large et sans frontière de la communauté des chercheurs et ingénieurs travaillant dans le domaine des systèmes matériels-logiciels intégrés micro-nano électroniques (System-On-Chip), des systèmes embarqués et des objets connectés. La participation aux activités est ouverte à toutes et à tous.
Les activités d’animation scientifique
- des journées thématiques sous la forme de séminaires,
discussions tout au long de l’année : - le colloque national du GdR
- le soutien d’événements nationaux : écoles thématiques, workshops,…
- la diffusion d’informations via le web et le mail
