Technologies du futur
Journée thématique 3D du GDR SOC 2
Thème Technologies du Futur.
Date : lundi 20 novembre 2023, 10h-16h.
Participants : 20
Laboratoire représentés : 10 (IMS, ST-Microelectronics, INL, IM2NP, Anotherbrain, TIMA-INP-PHELMA, CEA, ACS/ENIT, Université Jean Monnet Saint-Etienne, C2N)
Thématique de la journée : 3D : du dispositif au système
Résumé :
Le programme de la journée s’est attaché à présenter les enjeux de l’utilisation de la 3e dimension depuis les technologies de fabrication pour la micro-électronique jusqu’au circuits, architectures et systèmes.
La présentation de Christian RIVERO, (STMicroelectronics) intitulée « Dispositifs compacts assistés par l’intégration 3D » a mis en avant le rôle de tranchées (trench) dans les technologies nécessitant des capacités. Cette technique permet de multiplier la capacité surfacique pour augmenter la densité d’intégration et le nombre de fonctionnalité des circuits. Deux exemples de design ont illustré cette technique : un tag RFID et des mémoires non-volatiles où le transistor de sélection de la bit-line a une structure trench qui améliore l’efficacité de l’écriture (par porteurs chauds).
La présentation de Cristell MANEUX (IMS, Univ. Bordeaux) était intitulée « Technologie émergente 3D et nouveaux paradigmes de calcul – Comment réinventer la chaine de valeur ? ». Elle se place dans le cadre du projet « Full-Monty ». Cristell Maneux a mis en évidence l’adéquation d’architectures régulières (matricielles) pour les calculs de réseaux de neurones, et plus spécifiquement d’architecture organisée selon une grille régulière 3D d’opérateurs de calcul. Dans ce contexte, la technologie de transistors verticaux qu’elle a présentée a un intérêt évident pour exploiter intelligemment la 3e dimension. Cristell Maneux a alors détaillé les enjeux de leur caractérisation et de leur modélisation compacte pour leur utilisation dans la conception de circuits, notamment de circuit logique destiné au accélérateur de calcul.
La présentation de Denis DUTOIT (CEA) s’intitulait « Les chiplets: une nouvelle dimension pour l’intégration des systèmes complexes. « . L’émergence de cette technologie est attestée l’explosion du nombre de citations dans la literature mais également son adoption dans les nouveaux designs de circuits, tout particulièrement pour les architectures HPC où tend même à devenir dominante. Il y a un intérêt en termes de cout, de rendement de fabrication et de modularité, à assembler des chips fabriqués chacun dans la technologie optimale pour leur domaine d’application et testés avant d’être associés. L’association s’opère d’abord au niveau des circuits (SoC) eux même connecter via des interposeurs « actifs »c’est-à-dire pourvus de fonctionnalités (protocole d’interconnexion, sécurité). Se pose évidemment la question du surcout induit par les interconnexions, ce qui réalise le lien avec la présentation suivante.
Cédric KILLIAN, (Université de Saint-Etienne) a intitulé sa présentation une « Overview of the use of silicon photonics for on-chip interconnections in manycore architectures « . Considérant les architecture many-core, il a d’abord mis en évidence les limites de tailles (en nombre de coeurs) de ces architectures caractérisée par une saturation du réseau d’interconnexion lorsque la densité des échanges augmente. Il montre ainsi l’intérêt de réduire le voisinage des coeurs directement connectés au cache de leurs voisins et l’intérêt d’un niveau d’interconnexion optique entre ces blocs de coeurs. Il a présenté les technologie envisagées pour réaliser cette étape : un résonateur assure le couplage entre un émetteur et un guide d’onde et un autre vers le récepteur. La construction d’une architecture d’interconnexion passe alors par une phase d’exploration de l’espace des architectures d’interconnexion possibles. Pour cela il propose une modélisation analytique fondée sur la théorie des files d’attente, ce qui lui permet prévoir rapidement le comportement d’une architecture d’interconnexion donnée face à l’augmentation de la densité du trafic.
La fin de la réunion se termine avec une discussion sur les souhaits quand au prochaines réunions. Parmi les thèmes évoqués le calcul en mémoire.
Fichier PDF
<a href="https://www.gdr-soc.cnrs.fr/index.php?gf-download=2023%2F11%2FJT-GDR-SOC2-VF-for-printing.pdf&form-id=13&field-id=12&hash=876d3e976b69f1b4e77125ba83fb0fce186d501ae749e53908f211566ad60730
https://www.gdr-soc.cnrs.fr/index.php?gf-download=2023%2F11%2FGDR-SOC2-3D_Chiplets_Denis-Dutoit.pdf&form-id=13&field-id=12&hash=228a3027c2bfbe3933cc27db0e09fc30a17d593e1025d0964519d8b2eced3d9f
https://www.gdr-soc.cnrs.fr/index.php?gf-download=2023%2F11%2F2023_GdR_3D_Lyon_Nov20_CRivero.pdf&form-id=13&field-id=12&hash=e17e08f4f8e3cc9f2e8ecfaf31e26d1e57491e577a3bab55963ba13f4928beea
https://www.gdr-soc.cnrs.fr/index.php?gf-download=2023%2F11%2F2023-11-20-GdR-SOC2-MANEUX2.pdf&form-id=13&field-id=12&hash=227b79f0a323e1eb34f8ee1af9bead32a7ff7c79c44c566910250783065f68b8″>Télécharger le PDF