Nicolas GAC

Présentera publiquement ses travaux pour l’obtention de

l’Habilitation à Diriger des Recherches

Intitulée

 «Adéquation algorithme architecture pour l’accélération de méthodes d’inversion de données en grande dimension » 

préparée au Laboratoire des Signaux et Systèmes (L2S)

université Paris Saclay / CNRS / CentraleSupelec

lundi 23 Novembre 2020 à 10h00 en visioconférence totale 

Informations de connexion :

Diffusion publique dans une salle virtuelle Teams accessible sans authentification depuis un navigateur (chrome est recommandé). L’accès sera ouvert à partir de 9h45 en tant que « participant »  (micro et video non activés par défaut).

https://teams.microsoft.com/l/meetup-join/19%3aac168e9815494182ba191505ee4c40dd%40thread.tacv2/1604665568595?context=%7b%22Tid%22%3a%2268cdfebb-157b-4846-ba2f-d196a9124ac0%22%2c%22Oid%22%3a%22f6c94310-2780-4adf-9e16-7a5ab95a0f29%22%7d

Composition du Jury :

Jérôme Idier   Directeur de recherche CNRS (L2SN) rapporteur

Olivier Romain  Professeur des universités, Université Cergy-Pontoise (ETIS) rapporteur

Mickael Krajecki Professeur des universités, Université de Reims Champagne-Ardenne  (CReSTIC) rapporteur

Françoise Peyrin  Directrice de recherche, INSERM (CREATIS)   examinatrice

André Ferrari  Professeur des universités, Université Côte d’Azur (Lagrange)   examinateur

Stéphane Vialle Professeur de CentraleSupélec (LRI)   examinateur

Alain Mérigot Professeur des universités, Université Paris Saclay (SATIE)   examinateur

Résumé des travaux :

L’amélioration constante de la résolution des instruments parallèlement à la complexité grandissante des méthodes de reconstruction basées sur des modèles de plus en plus précis, s’accompagne d’un besoin croissant en puissance de calcul. Les cartes accélératrices constituées de puces GPUs ou FPGAs sont une opportunité pour réduire ce fossé technologique existant entre les systèmes d’acquisition et de reconstruction. Dans le contexte particulier de la résolution de problèmes inverses mal posés, mes travaux de recherche en adéquation algorithme architecture au sein du GPI visent à prendre en compte en amont de la définition des méthodes, les limitations et le potentiel des architectures d’accélération. Après une présentation des parallélismes offerts par les architectures GPU et FPGA, le contexte algorithmique des méthodes bayésiennes et leur application en reconstruction tomographique y sont exposés ; cet HDR se focalise ensuite sur l’accélération des opérateurs de projection/rétroprojection et de convolution utilisés en tomographie et radioastronomie, puis sur la parallélisation de toute la boucle itérative des méthodes d’inversion afin de les faire résider entièrement sur des serveurs multiGPUs. Enfin, les perspectives à court et moyen terme de ces travaux sont exposées.

Fichier PDF
Télécharger le PDF