———————————————————————-

École thématique ARCHI 2019

Architectures des systèmes matériels enfouis
et méthodes de conception associées

Lorient, (Morbihan), 20-24 mai 2019

http://labsticc.univ-ubs.fr/archi2019/

———————————————————————-
Présentation générale :

Cette école thématique, organisée tous les deux ans, porte sur l’étude et
l’analyse des moyens, méthodes et outils existants pour la conception
d’architectures de systèmes informatiques matériels dédiés à des applications
spécifiques ou à des classes d’applications.

Mots clés : architecture des ordinateurs, systèmes sur puce, SoC, systèmes
enfouis, systèmes mono-puce, processeurs généralistes, VLIW, processeurs
spécialisés, DSP, circuits intégrés numériques, ASIC, ASIP, technologies
reconfigurables, FPGA, synthèse d’architecture, conception de circuits
intégrés, basse consommation d’énergie, circuits asynchrones, IP, MPSoC,
multicore, manycore, sécurité numérique, fiabilité des architectures…

Public concerné : doctorants et doctorantes, post-doctorants et
post-doctorantes, ATER, chercheurs et chercheuses, enseignants et enseignantes
du supérieur, ingénieurs et ingénieures (en milieu académique ou industriel) en
informatique, électronique numérique, micro-électronique ou dans le domaine des
STIC. Les prérequis sont un niveau Master ou ingénieur(e) dans l’un de ces
domaines.

———————————————————————-
Programme préliminaire :

* Design of VLSI Integrated Circuits – A (very) deep dive into computing chips…, par Olivier Sentieys (Univ. Rennes 1 – INRIA, IRISA)

* Les problèmes de la représentation des nombres, par David Defour (Univ. Perpignan, LAMPS)

* Mémoires sur puce : architecture et organisation, par Kévin Martin (Univ. Bretagne Sud, Lab-STICC)

* Simulation d’architectures (titre provisoire), par Frédéric Pétrot (INPG, TIMA)

* Synthèse de haut niveau / synthèse d’architectures : de la théorie à la pratique (cours + TP), par Philippe Coussy (Univ. Bretagne Sud, Lab-STICC)

* Quel temps d’exécution pour mon programme dans le pire des cas ?, par Christine Rochange (Univ. Toulouse, IRIT)

* Attaques physiques de processeurs (cours + TP), par Vianney Lapôtre (Univ. Bretagne Sud, Lab-STICC) et Arnaud Tisserand (CNRS, Lab-STICC)

* De Turing à l’Intel Core : 70 ans de construction du calcul automatique, par Bernard Goossens (Univ. Perpignan, LIRMM)

* De Turing à LBP : la génèse du calcul parallèle automatique, par Bernard Goossens (Univ. Perpignan, LIRMM)

* session posters

* événement social

* …

———————————————————————-

Plus de détails sur http://labsticc.univ-ubs.fr/archi2019/

Les inscriptions seront ouvertes en mars sur le site Azur Colloque du CNRS.

 

Fichier PDF
Télécharger le PDF