

# Could a CISC approach be interesting in securing a RISC(-V) architecture? The **SecV** approach

29/09/2023

Project leader: S. Pillement



# Fiche d'identité du projet

---

## Liste des partenaires

- **Laboratoires** : IETR, IMS, LS2N
- **Groupe** : Thales (TRT et DIS)

## AAP :

- Programme : PRCE
- Type : Recherche industrielle

**Démarrage** : octobre 2022

**Durée** : 42 mois

**Coût total** : 1885 k€



Projet suivi par l'ANSSI

# Présentation

---

## Contexte scientifique

Architectures embarquées hautes performances

- Hiérarchie mémoire avancée
- Spéculation

Sécurité des systèmes sur puce

## Contexte industriel

- Cible
  - embarqué critique (SdF/SSI) pour l'embarqué et notamment les CPS/IoT
- Ouverture vers l'open-source matériel
  - RISC-V International, OpenHW group, etc.

## Problématiques à résoudre

- Intégration de solutions de sécurité au niveau microarchitecture
- Limiter les surcoûts matériels et pertes de performances

# Verrous et innovation

---

Intégration d'une unité de **décodage dynamique d'instructions** permettant le **monitoring** (identifier, détecter), l'**obfuscation** (protéger), et l'**adaptation dynamique** (réagir)


## Principaux verrous

- Structure matérielle sécurisée et haute performance
- Gestion dynamique de la sécurité
- Approche innovante de sécurité par adaptation dynamique du fonctionnement de la micro-architecture


## Innovations

- Unité dynamique de décodage des instructions
- Politiques de gestion mémoire configurables
- Bloc de contrôle de flot et d'instructions

# Architecture cible – CVA6




# Proposition architecturale



→ Ajout d'un étage (FSM, FIFO et ROM)

- ◆ Machine d'états
- ◆ File de type *First-In-First-Out*
- ◆ Mémoire morte

# Le microdécodage d'instructions



# Exemple : AES

---

$$s = b \oplus (b \circlearrowleft 1) \oplus (b \circlearrowleft 2) \oplus (b \circlearrowleft 3) \oplus (b \circlearrowleft 4) \oplus 0x63$$

*Calcul d'un élément de la Forward Rijndael S-box [10]*



# Exemple : AES

$$s = b \oplus (b \circlearrowleft 1) \oplus (b \circlearrowleft 2) \oplus (b \circlearrowleft 3) \oplus (b \circlearrowleft 4) \oplus 0x63$$

```
#define ROTL8(x,shift) ((uint8_t) ((x) <<
(shift)) | ((x) >> (8 - (shift))))

uint8_t temp = q ^ ROTL8(q, 1) ^ ROTL8(q, 2)
^ ROTL8(q, 3) ^ ROTL8(q, 4);

sbox[p] = temp ^ 0x63;
```

```
srliw a0,a5,0x4
slliw a4,a5,0x4
slliw a2,a5,0x1
srliw a1,a5,0x7
or a4,a4,a0
or a1,a1,a2
xor a4,a4,a1
slliw
a0,a5,0x2
srliw a1,a5,0x6
or a0,a0,a1
xor a4,a4,a5
srliw
a7,a5,0x5
xor a4,a4,a0
slliw a1,a5,0x3
or a1,a1,a0
xor a4,a4,a1
xori a4,a4,0x63
andi a4,a4,0xFF
```

18 instructions

# Exemple : AES

18 instructions


```
srliw a0,a5,0x4
slliw a4,a5,0x4
slliw a2,a5,0x1
srliw a1,a5,0x7
or a4,a4,a0
or a1,a1,a2
xor a4,a4,a1
slliw
a0,a5,0x2
srliw a1,a5,0x6
or a0,a0,a1
xor a4,a4,a5
srliw
a7,a5,0x5
xor a4,a4,a0
slliw a1,a5,0x3
or a1,a1,a0
xor a4,a4,a1
xori a4,a4,0x63
andi a4,a4,0xFF
```




1 macro-instruction

```
custom_instr a5,a4,a3
```


# Exemple : AES




# Exemple : AES




| asm  | CVA6 | rd   | rs1  | rs2  | imm |
|------|------|------|------|------|-----|
| srlw | SRLW | regA | rs1  | regA | 7   |
| sllw | SLLW | regC | rs1  | regA | 1   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | rs1  | regB | 0   |
| srlw | SRLW | regB | rs1  | regA | 6   |
| sllw | SLLW | regC | rs1  | regA | 2   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | regA | regB | 0   |
| srlw | SRLW | regB | rs1  | regA | 5   |
| sllw | SLLW | regC | rs1  | regA | 3   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | regA | regB | 0   |
| srlw | SRLW | regB | rs1  | regA | 4   |
| sllw | SLLW | regC | rs1  | regA | 4   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | regA | regB | 0   |
| xori | XORL | regA | regA | regA | 99  |
| andi | ANDL | rd   | regA | regA | 255 |



# Exemple : AES



| asm  | CVA6 | rd   | rs1  | rs2  | imm |
|------|------|------|------|------|-----|
| srlw | SRLW | regA | rs1  | regA | 7   |
| sllw | SLLW | regC | rs1  | regA | 1   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | rs1  | regB | 0   |
| srlw | SRLW | regB | rs1  | regA | 6   |
| sllw | SLLW | regC | rs1  | regA | 2   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | regA | regB | 0   |
| srlw | SRLW | regB | rs1  | regA | 5   |
| sllw | SLLW | regC | rs1  | regA | 3   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | regA | regB | 0   |
| srlw | SRLW | regB | rs1  | regA | 4   |
| sllw | SLLW | regC | rs1  | regA | 4   |
| or   | ORL  | regB | regB | regC | 0   |
| xor  | XORL | regA | regA | regB | 0   |
| xori | XORL | regA | regA | regA | 99  |
| andi | ANDL | rd   | regA | regA | 255 |



← 32 bits →

| bin  |          |    |     |     |     |            |    |    |      |    |   |   |
|------|----------|----|-----|-----|-----|------------|----|----|------|----|---|---|
| 31   | 28       | 27 | 20  | 19  | 17  | 16         | 14 | 13 | 11   | 10 | 1 | 0 |
| fu   | op       |    | rd  | rs1 | rs2 | imm        |    |    | skip |    |   |   |
| 0011 | 00001010 |    | 001 | 110 | 000 | 0000000111 |    |    | 1    |    |   |   |
| 0011 | 00001011 |    | 010 | 110 | 000 | 0000000001 |    |    | 1    |    |   |   |
| 0011 | 00000101 |    | 001 | 001 | 010 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00000100 |    | 000 | 110 | 001 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00001010 |    | 001 | 110 | 000 | 0000000110 |    |    | 1    |    |   |   |
| 0011 | 00001011 |    | 010 | 110 | 000 | 0000000010 |    |    | 1    |    |   |   |
| 0011 | 00000101 |    | 001 | 001 | 010 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00000100 |    | 000 | 000 | 001 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00001010 |    | 001 | 110 | 000 | 0000000101 |    |    | 1    |    |   |   |
| 0011 | 00001011 |    | 010 | 110 | 000 | 0000000011 |    |    | 1    |    |   |   |
| 0011 | 00000101 |    | 001 | 001 | 010 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00000100 |    | 000 | 000 | 001 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00001010 |    | 001 | 110 | 000 | 0000000100 |    |    | 1    |    |   |   |
| 0011 | 00001011 |    | 010 | 110 | 000 | 0000000100 |    |    | 1    |    |   |   |
| 0011 | 00000101 |    | 001 | 001 | 010 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00000100 |    | 000 | 000 | 001 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00001010 |    | 001 | 110 | 000 | 0000000100 |    |    | 1    |    |   |   |
| 0011 | 00001011 |    | 010 | 110 | 000 | 0000000100 |    |    | 1    |    |   |   |
| 0011 | 00000101 |    | 001 | 001 | 010 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00000100 |    | 000 | 000 | 001 | 0000000000 |    |    | 1    |    |   |   |
| 0011 | 00000100 |    | 000 | 000 | 000 | 0001100011 |    |    | 1    |    |   |   |
| 0011 | 00000110 |    | 101 | 000 | 000 | 0011111111 |    |    | 0    |    |   |   |
| ...  | ...      |    | ... | ... | ... | ...        |    |    | 0    |    |   |   |

ROM @dr  
 $idx \times 32 + 0$   
 $idx \times 32 + 1$   
 $idx \times 32 + 2$   
 ...  
 $idx \times 32 + 15$   
 $idx \times 32 + 16$   
 $idx \times 32 + 17$   
 ...  
 $idx \times 32 + 31$

$idx = C$



# Exemple : AES

```
srliw a4,a3,0x7
slliw a5,a3,0x1
or a4,a4,a5
xor a4,a3,a4
srliw a5,a3,0x6
slliw a6,a3,0x2
or a5,a5,a6
xor a4,a5,a4
srliw a5,a3,0x5
slliw a6,a3,0x3
or a5,a5,a6
xor a4,a5,a4
srliw a5,a3,0x4
slliw a6,a3,0x4
or a5,a5,a6
xor a4,a5,a4
xori a4,a4,0x63
andi a4,a4,0xFF
```

```
srliw a1,a0,0x7
xor a1,a0,a1
slliw a2,a0,0x1
xor a2,a1,a2
srliw a1,a0,0x6
xor a1,a2,a1
slliw a2,a0,0x2
xor a2,a1,a2
srliw a1,a0,0x5
xor a1,a2,a1
slliw a2,a0,0x3
xor a2,a1,a2
srliw a1,a0,0x4
xor a1,a2,a1
slliw a2,a0,0x4
xor a2,a1,a2
xori a2,a2,0x63
andi a2,a2,0xFF
```

r\_demo1 a5,a4,a3

r\_demo2 a3,a1,a0

# Environnement d'expérimentations

→ Comparaison CVA6 vierge / enrichi

→ 1 – Evaluation du surcoût matériel :


- ◆ Vivado 2020.2
- ◆ FPGA Kintex-7 (Genesys II de Digilent)
- ◆ 2 versions (P=2 puis P=64)

→ 2 – Mesure de l'impact sur les performances temporelles :

- ◆ Verilator v4.110
- ◆ Riscv64-unknown-elf-gcc v12.1.0

→ Protocole de mesures :

- ◆ 10 mesures par application
- ◆ Mesure via l'instruction *rdcycle*
- ◆ Application simulées en version *baremetal* puis exécutées sur Linux embarqué



```
FRONTEND
fetch ready_id if=0
addresses[E3B] @0000000000000000
instruction[31:0] @0000000000000000

DECODE
decoded_instr_ack_o=0
and_instr {
  pc[63:0] @00000000000000000000
  valid=0
  is_compressed=0
  fu[3:0]=NONE
  op[7:0]=ADD
  rs[5:0]=00
  rs1[5:0]=00
  rs2[5:0]=00
  result[63:0] @00000000000000000000
  trans_id[2:0]=000
  use_imm=0
  use_pc=0
  use_zimm=0
}
```


# Evaluation du surcoût matériel

→ Complexité matérielle (M=32, P=2, N=32):

|                             | LUT                    | SRL    | FF                     | BRAM36  | BRAM18 | DSP     |
|-----------------------------|------------------------|--------|------------------------|---------|--------|---------|
| Coeur vierge                | 44 148                 | 0      | 24 076                 | 36      | 0      | 27      |
| Coeur enrichi<br>(2 instr.) | 45 880<br><b>+3,9%</b> | 0<br>- | 25 078<br><b>+4,2%</b> | 36<br>- | 0<br>- | 27<br>- |

→ Complexité matérielle (M=32, P=64, N=32):

|                              | LUT                    | SRL    | FF                     | BRAM36             | BRAM18 | DSP     |
|------------------------------|------------------------|--------|------------------------|--------------------|--------|---------|
| Coeur vierge                 | 44 148                 | 0      | 24 076                 | 36                 | 0      | 27      |
| Coeur enrichi<br>(64 instr.) | 45 937<br><b>+4,1%</b> | 0<br>- | 25 068<br><b>+4,1%</b> | 38<br><b>+5,6%</b> | 0<br>- | 27<br>- |





# Evaluation temporelle

|                             |                    | <u>Temps d'exécution (cycles d'horloge)</u> |               |
|-----------------------------|--------------------|---|---------------|
|                             |                    | CVA6 d'origine                              | CVA6 + SECV   |
| <u>Simulation Verilator</u> | Sans microdécodage | 55564                                       | 55562         |
|                             | Avec microdécodage |   | 47145 (-15%)  |
| <u>FPGA+Linux</u>           | Sans microdécodage | 68859                                       | 68048 (-1.2%) |
|                             | Avec microdécodage |   | 47554 (-15%)  |

# Résultats

---

## Architecture open source sécurisée et hautes performances

### Réalisations

- Description RTL de l'architecture
- Intégration dans le cœur CVA6 de l'OpenHW Group
- Flot de conception
- Evaluations de la sécurité des mécanismes proposés

---

# Secure-V Project

Secure RISC-V processor

Merci pour votre attention !  
Questions ?

<https://secv.univ-nantes.fr>

Sébastien Pillement, Maria Méndez Real, Juliette Pottier, Bertrand Le Gal, Thomas Nieddu, Sébastien Faucou, Jean-Luc Bechennec, Mickael Briday, André Sintzoff, Jimmy Le Rhun, Olivier Gilles, Guillaume Bouffard, Philippe Trebuchet