Journée Thématique du GDR 

Photonique sur silicium pour les architectures de calcul

 Objectif :l’objectif de cette journée, organisée dans le cadre de l’axe technologies de futur, est de faire un tour d’horizon de la technologie photonique sur silicium pour la conception d’architectures de calcul (par exemple dédiées aux interposeurs et au calcul haut performance, HPC), des plateformes technologiques aux flots de conception, en passant par les démonstrateurs de composants et circuits, les challenges spécifiques liés à la robustesse, la sensibilité thermique et la gestion de la complexité pour une programmation efficace.

 Organisation : La journée se déroulera le 13 novembre 2018 à l’Ecole Centrale de Lyon, à Ecully.

Programme : l’anglais sera utilisé pour les présentations et les discussions

  • 9h30 Accueil des participants
  • 10h Vladimir Stojanovic, UC Berkeley (US), Silicon photonics for processors communicating with light
  • 11h Fabio Pavanello, IMEC (BE), Re-thinking CMOS platforms for next generation SoCs
  • 11h30 Ségolène Olivier, CEA-Leti DOPT (FR), Silicon photonics platform for datacom and computercom applications : a full integration approach including lasers
  • 12h Repas
  • 14h Laurent Vivien, C2N (FR), Silicon Photonics for next generation of integrated circuits
  • 15h Yvain Thonnart, CEA-Leti DACLE (FR) Photonic interposers for dense multi-core integration
  • 15h30 Lyubomir Kerachev, CMP (FR) MPW services for Photonics & ICs prototyping
  • 15h45 Cédric Killian, IRISA/INRIA (FR), Digital architectures to enhance Optical NoCs efficiency
  • 16h15 Discussions
  • 17h00 fin de la journée

Inscription:

  • Date limite d’inscription : 8 novembre 2018
  • inscription obligatoire : RVSP

Organisateur:

  • Sébastien Le Beux, Institut des Nanotechnologies de Lyon / Ecole Centrale de Lyon

sebastien.le-beux@ec-lyon.fr