Calcul embarqué haute performance

Axe thématique

Responsables :

Sébastien Faucou, UMR 6004 LS2N / Université de Nantes
Gilles Sassatelli, UMR 5506 LIRMM / CNRS

 

Mots clés :

Architecture, systèmes embarqués, accélérateurs de calcul, architectures multi-coeurs / multiprocesseurs, architectures reconfigurables, architectures adaptatives, micro-architecture, calcul haute performance, modèles de programmation, compilation, temps réel, sûreté de fonctionnement

 

Animateurs :

François Berry, UMR 6602 Institut Pascal / Université Blaise Pascal Clermont-Ferrand
Julien Forget, UMR 9189 CRIStAL / Université de Lille 1
Laurent George, UMR 8049 LIGM / ESIEE
Laure Gonnord, UMR 5668 LIP / Université Claude Bernard Lyon 1
Dumitru Potop-Butucaru, INRIA Paris / INRIA
Franck Wajsburt, UMR 7606 LIP6 / Université Pierre et Marie Curie
Daniel Chillet, IRISA, UMR 6074
Pascal Benoit, LIRMM, UMR 5506
Sébastien Bilavarn, LEAT, UMR 7258
Frédéric Petrot, TIMA, UMR 5159

L’axe « Calcul Embarqué Haute Performance » regroupe une communauté qui s’intéresse à l’exploration d’architectures matérielles innovantes et à l’exploitation efficace et optimisée de ces architectures dans les systèmes embarqués. Ces architectures sont massivement parallèles, hétérogènes, adaptatives, virtualisées. Dans ce contexte, les problèmes abordés sont ceux de la programmation, la compilation, les infrastructures d’exécution et la conception d’architecture, en intégrant les spécificités des systèmes embarqués : contraintes de temps réel, de consommation énergétique, de sûreté de fonctionnement (fiabilité, sécurité, robustesse). Ce regroupement de compétences doit favoriser l’émergence d’approches nouvelles relevant de l’optimisation multiniveaux à travers des collaborations, en vue de répondre aux besoins croissants de la société numérique. Les multiples aspects des substrats matériels sont adressés (calcul, communication, stockage) et les architectures considérées relèvent soit de configurations traditionnelles (systèmes multi-coeurs / multi-processeurs, architectures reconfigurables) soit d’approches nouvelles basées sur des modèles de calcul alternatif comme le calcul neuromorphique.

Les travaux menés par la communauté académique relevant de cet axe sont source de multiples innovations contribuant à la compétitivité industrielle européenne via un leadership technologique dans plusieurs domaines comme la défense et l’exploration spatiale. Ces contributions s’entendent via la mise à disposition d’architectures matérielles dédiées, conçues pour répondre aux exigences spécifiques de ces domaines, et des outils logiciels permettant leur exploitation optimisée. Un autre exemple des retombées scientifiques de ces travaux est la capacité à concevoir et exploiter des architectures “sur étagère” résilientes (fiables, adaptatives) et efficientes, ce qui contribuera à la maîtrise des coûts de conception, de production et d’exploitation dans le domaine de l’automobile et en particulier dans le contexte des véhicules autonomes fiables qui représente un défi transversal à plusieurs domaines impliquant des innovations en architecture matérielles, vision, et intelligence artificielle.

Enfin, la mise au point d’architectures ultra performantes et ultra basse consommation qui fait l’objet d’intenses recherches dans la communauté trouve des applications dans de nombreux domaines et permettra en particulier d’accompagner le développement des objets connectés et de l’internet des objets.

Au sein de la structure proposée pour le GDR SOC², l’axe “Calcul Embarqué Haute Performance” s’intéresse à des thèmes qui sont communs avec l’axe thématique “Sécurité et intégrité des systèmes” (fiabilité des architectures, robustesse des systèmes, sécurité informatique) ainsi qu’avec les axes transverses “Méthodologies” (méthodes de conception d’architecture, évaluation des performances) et “Objets connectés” (ultra basse consommation). Plusieurs activités de recherche s’inscrivent à l’intersection avec l’axe transversal “Technologies Émergentes” à travers des propositions visant à tirer partie des caractéristiques inédites de certains substrats technologiques (mémoire non volatiles, composants memristifs) dans le cadre de réalisation d’architecture matérielles de calcul diverses.

Par ailleurs, les travaux sur la compilation pour les systèmes embarqués sont menés en étroite collaboration avec le groupe de travail “Compilation” du GDR GPL.

Les journées thématiques passées :

Emerging Interconnect Technologies in ManyCore architectures

Emerging Interconnect Technologies in ManyCore architectures Paris, cité internationale – Collège d’Espagne 27/11/2017 “Emerging Interconnect Technologies in ManyCore architectures” Jointly organized by “Emerging technologies” and “High performance embedded... lire plus

When compilation meets WCET analysis

When compilation meets WCET analysis INRIA Paris 23/11/2017 L’axe « calcul embarqué haute performance »  co-organise avec le groupe « compilation » du GDR GPL une journée commune “when compilation  meets WCET... lire plus

AADL pour le co-développement logiciel-matériel

AADL pour le co-développement logiciel-matériel salle 25-26 105 Jussieu – Université Pierre et Marie Curie 22/11/2016 Journée Thématique du GDR SoC-SIP et de l’IRT Saint-Exupéry à ParisL’IRT Saint-Exupéry et le GDR SoC-SiP initie une collaboration visant à... lire plus

Cloud FPGA

Cloud FPGA Université Pierre et Marie Curie – Pièce 105 – Tour 26/25 19/10/2016 Annonce : Le cloud computing permet le partage de différentes ressources par différents utilisateurs via les réseaux internet. Ici, le mot « ressources »... lire plus
Les journées thématiques à venir :

Near Sensor Computing

Near Sensor Computing Paris, Cité Internationale Universitaire de Paris, Collège d’Espagne 08/11/2017 APPEL à CONTRIBUTION Journée thématique Near Sensor Computing GDR SoC2 Lieu : Paris, Cité Internationale Universitaire de Paris, Collège d’Espagne Contexte... lire plus